南京FPGA數(shù)字信號處理設(shè)計(jì)培訓(xùn)班

第一天

學(xué)習(xí)目標(biāo)第一天的課程首先介紹數(shù)字信號處理的基本概念，重點(diǎn)講述常用數(shù)字信號處理模塊的FPGA實(shí)現(xiàn)，通過硬件描述語言對這些模塊的描述和驗(yàn)證，幫助學(xué)員加深對算法硬件實(shí)現(xiàn)的認(rèn)識(shí)。通過對Matlab和Simulink使用方法的介紹，幫助學(xué)員掌握重要的數(shù)字信號處理工具的使用方法。

1. 數(shù)字信號處理的FPGA解決方案及設(shè)計(jì)流程

本節(jié)將介紹利用FPGA實(shí)現(xiàn)數(shù)字信號處理的優(yōu)勢，對比常規(guī)數(shù)字信號處理設(shè)計(jì)流程和基于FPGA的數(shù)字信號處理設(shè)計(jì)流程的異同點(diǎn)，使學(xué)員了解Altera的數(shù)字信號處理解決方案及設(shè)計(jì)流程。

本節(jié)要點(diǎn)：

1.1 基于FPGA的數(shù)字信號處理的優(yōu)勢

1.2 數(shù)字信號處理設(shè)計(jì)流程

1.3 基于FPGA的解決方案及設(shè)計(jì)流程

1.4 基于DSP Builder的設(shè)計(jì)流程

2. 常見算術(shù)運(yùn)算的FPGA實(shí)現(xiàn)

本節(jié)將介紹FPGA中數(shù)的表示方法，幫助學(xué)員理解定點(diǎn)數(shù)和浮點(diǎn)數(shù)的表示方法，掌握基本的算術(shù)運(yùn)算的FPGA實(shí)現(xiàn)。

本節(jié)要點(diǎn)：

2.1 數(shù)的表示，定點(diǎn)數(shù)及浮點(diǎn)數(shù)

2.2 常見算術(shù)運(yùn)算的FPGA實(shí)現(xiàn)（加/減/乘/除）

2.3 CORDIC算法

3. 數(shù)字信號處理基礎(chǔ)及其FPGA實(shí)現(xiàn)

本節(jié)將重點(diǎn)介紹幾種常用的數(shù)字信號處理方法，并給出其硬件語言描述方法和Altera IP核實(shí)現(xiàn)方法，為使用FPGA進(jìn)行更復(fù)雜的數(shù)字信號處理打下基礎(chǔ)。

本節(jié)要點(diǎn)：

3.1 NCO的FPGA實(shí)現(xiàn)

3.2 FFT的FPGA實(shí)現(xiàn)

3.3 FIR的FPGA實(shí)現(xiàn)

3.4 CIC的FPGA實(shí)現(xiàn)

1. 常見算術(shù)運(yùn)算的FPGA實(shí)現(xiàn)及仿真訓(xùn)練

本節(jié)通過學(xué)員動(dòng)手及進(jìn)行實(shí)驗(yàn)，掌握常見的算術(shù)運(yùn)算的FPGA實(shí)現(xiàn)方法，熟悉QuartusII，Synplify，Modelsim等常用工具的使用方法，為課程的進(jìn)一步學(xué)習(xí)打下基礎(chǔ)。

本節(jié)要點(diǎn):

1.1 QuartusII/Synplify/Modelsim工具使用

1.2 常見算術(shù)運(yùn)算的Verilog實(shí)現(xiàn)與仿真

2. 典型數(shù)字信號處理算法實(shí)現(xiàn)及仿真訓(xùn)練

本節(jié)由學(xué)員動(dòng)手完成幾個(gè)典型數(shù)字信號處理算法實(shí)驗(yàn)，掌握在QuartusII中生成及例化IP的方法，掌握利用Modelsim進(jìn)行IP核仿真的方法。

本節(jié)要點(diǎn)：

2.1 DSP Builder使用方法

2.2 Modelsim仿真庫編譯方法

2.3 典型數(shù)字信號處理算法的實(shí)現(xiàn)與仿真

第二天

學(xué)習(xí)目標(biāo)第二天的課程將對Matlab和Simulink的使用方法進(jìn)行介紹，對MATLAB基本操作，MATLAB語言，Simulink建模方法進(jìn)行深入淺出的講解，幫助學(xué)員掌握重要的數(shù)字信號處理工具的使用方法

1. MATLAB基礎(chǔ)

本節(jié)針對FPGA開發(fā)過程中的主要工作——設(shè)計(jì)輸入——進(jìn)行詳細(xì)分析，幫助學(xué)員掌握常見設(shè)計(jì)輸入方法，仿真激勵(lì)文件設(shè)計(jì)方法，理解硬件描述語言的可綜合設(shè)計(jì)風(fēng)格。

本節(jié)要點(diǎn)：

1.1 原理圖設(shè)計(jì)方法，Verilog語言基本結(jié)構(gòu)，可綜合設(shè)計(jì)，仿真激勵(lì)設(shè)計(jì)

1.2 常用設(shè)計(jì)輸入方法實(shí)例分析

2. MATLAB語言

本節(jié)為學(xué)員介紹較為深層的MATLAB內(nèi)容，包括腳本，函數(shù)，M語言語法，M程序調(diào)試等，使學(xué)員掌握這種高效的工程計(jì)算語言，為進(jìn)行系統(tǒng)級的算法開發(fā)打下基礎(chǔ)。

本節(jié)要點(diǎn)：

2.1 M文件：M腳本文件、M函數(shù)文件

2.2 M程序語法：運(yùn)算符及控制結(jié)構(gòu)

2.3 M程序的調(diào)用及調(diào)試

3. Simulink基礎(chǔ)

本節(jié)為學(xué)員介紹使用Simulink來進(jìn)行系統(tǒng)建模、仿真和分析的方法，并介紹Simulink 的部分軟件工具包，使學(xué)員學(xué)會(huì)這種圖形化建模的方法，同時(shí)為學(xué)員介紹Altera為Simulink擴(kuò)展的DSP Builder工具箱。

本節(jié)要點(diǎn)：

3.1 Simulink圖形化建?；静僮?/p>

3.2 Simulink層次化設(shè)計(jì)方法

3.3 Simulink典型軟件工具箱

1. MATLAB基礎(chǔ)實(shí)驗(yàn)

本節(jié)由學(xué)員完成一系列有針對性的簡單實(shí)驗(yàn)，使學(xué)員掌握MATLAB基本的界面環(huán)境操作方法及簡單的MATLAB操作方法。

本節(jié)要點(diǎn)：

1.1 MATLAB工具的集成開發(fā)環(huán)境

1.2 MATLAB工作區(qū)語法規(guī)則

1.3 可視化命令編寫方法

2. MATLAB語言基礎(chǔ)實(shí)驗(yàn)

本節(jié)以M語言為主要實(shí)驗(yàn)對象，學(xué)員通過編寫M文件及M函數(shù)，實(shí)現(xiàn)特定的功能。通過練習(xí)，學(xué)員將掌握使用MATLAB進(jìn)行算法仿真的方法。

本節(jié)要點(diǎn)：

2.1 MATLAB M文件編輯器使用方法

2.2 M文件及M函數(shù)實(shí)驗(yàn)

3. Simulink建模實(shí)驗(yàn)

本節(jié)以Simulink基礎(chǔ)工具箱及幾個(gè)典型的工具箱為實(shí)驗(yàn)基礎(chǔ)，使學(xué)員在實(shí)踐中掌握Simulink的圖形化建模方法及集成開發(fā)工具的使用方法。

本節(jié)要點(diǎn)：

3.1 Simulink圖形化建?；緦?shí)驗(yàn)

3.2 Simulink層次化建模實(shí)驗(yàn)

3.3 典型模塊建模實(shí)驗(yàn)

第三天

學(xué)習(xí)目標(biāo)第三天的課程將重點(diǎn)介紹Altera FPGA專用數(shù)字信號處理單元結(jié)構(gòu)及調(diào)用方法，為學(xué)員講解主要的數(shù)字信號處理IP和DSP Builder設(shè)計(jì)要點(diǎn)，通過幾個(gè)典型的實(shí)驗(yàn)使學(xué)員掌握Altera系統(tǒng)級算法設(shè)計(jì)工具的使用方法。

1. Altera數(shù)字信號處理IP

本節(jié)將介紹Altera FPGA的DSP資源結(jié)構(gòu)以及Altera提供的重要數(shù)字信號處理IP，通過學(xué)習(xí)學(xué)員將了解使用Altera FPGA進(jìn)行數(shù)字信號處理的特殊資源。

本節(jié)要點(diǎn)：

1.1 Altera乘法器結(jié)構(gòu)

1.2 數(shù)字信號處理/多媒體信號處理/通信與網(wǎng)絡(luò)處理IP

1.3 常用IP設(shè)計(jì)方法

2. DSP Builder工具箱

本節(jié)對Altera的DSP Builder工具箱進(jìn)行詳細(xì)介紹，包括包含的IP模塊，工具，參數(shù)，使用方法等，使學(xué)員了解此工具箱的結(jié)構(gòu)，掌握其使用方法。

本節(jié)要點(diǎn)：

2.1 Altera Blockset/Altera Advanced Blockset

2.2 DSP Builder工具箱的IP模塊

2.3 模塊參數(shù)、系統(tǒng)仿真參數(shù)及硬件意義

2.4 模塊的使用方法

3. DSP Builder建模方法及設(shè)計(jì)要點(diǎn)

本節(jié)從系統(tǒng)層面上對使用DSP Builder工具進(jìn)行數(shù)字信號處理建模時(shí)的設(shè)計(jì)要點(diǎn)，系統(tǒng)結(jié)構(gòu)設(shè)計(jì)方法，層次化設(shè)計(jì)方法，設(shè)計(jì)工具間的接口方法以及軟硬件協(xié)同仿真方法進(jìn)行了介紹。

本節(jié)要點(diǎn)：

3.1 DSP Builder設(shè)計(jì)要點(diǎn)

3.2 DSP Builder系統(tǒng)結(jié)構(gòu)及層次化設(shè)計(jì)

3.3 DSP Builder及SOPC Builder協(xié)同設(shè)計(jì)

3.4 軟硬件協(xié)同仿真

1. 建立一個(gè)DSP Builder工程

本節(jié)由學(xué)員動(dòng)手完成一個(gè)簡單的DSP Builder工程，學(xué)習(xí)模塊調(diào)用方法，參數(shù)設(shè)置方法，完成仿真并在開發(fā)板上實(shí)現(xiàn)。

本節(jié)要點(diǎn)：

1.1 DSP Builder建模

1.2 仿真參數(shù)及模塊參數(shù)設(shè)置

1.3 模型的仿真及硬件實(shí)現(xiàn)

1.4 層次化建模方法

2. DSP Builder的SOPC接口設(shè)計(jì)實(shí)驗(yàn)

本節(jié)通過SOPC Builder來調(diào)用DSP Builder模塊，學(xué)習(xí)嵌入式工具和算法工具之間的協(xié)同設(shè)計(jì)方法。

本節(jié)要點(diǎn)：

2.1 Avalon接口設(shè)計(jì)

2.2 與SOPC Builder工具協(xié)同設(shè)計(jì)

3. DSP Builder使用HDL模塊實(shí)驗(yàn)

本節(jié)由學(xué)員完成包含HDL Import模塊的系統(tǒng)建模實(shí)驗(yàn)，學(xué)會(huì)在Simulink中添加自定義HDL功能模塊的方法。

本節(jié)要點(diǎn)：

3.1 HDL Import建模方法

3.2 系統(tǒng)建模仿真與實(shí)現(xiàn)

4. DSP Builder硬件在環(huán)HIL實(shí)驗(yàn)

本節(jié)是一個(gè)Hardware In the Loop的軟硬件協(xié)同仿真實(shí)驗(yàn)，通過實(shí)驗(yàn)學(xué)員可以掌握DSP Builder算法模塊在FPGA中實(shí)現(xiàn)并將輸出利用Simulink工具進(jìn)行仿真調(diào)試的方法。

本節(jié)要點(diǎn)：

4.1 HIL系統(tǒng)建模

4.2 軟硬件協(xié)同仿真方法

第四天

學(xué)習(xí)目標(biāo)第四天的課程將對數(shù)字信號處理的幾個(gè)熱門領(lǐng)域：通信、圖像處理以及音頻處理等進(jìn)行介紹，分析這幾個(gè)應(yīng)用領(lǐng)域的典型數(shù)字信號處理算法，并使用系統(tǒng)建模工具進(jìn)行幾個(gè)典型算法的仿真與實(shí)驗(yàn)。

1. 通信處理系統(tǒng)

本節(jié)以通信領(lǐng)域?yàn)楸尘?，對通信系統(tǒng)及軟件無線電的結(jié)構(gòu)進(jìn)行介紹，分析常見的通信收發(fā)信機(jī)中的常見Verilog算法實(shí)現(xiàn)。

本節(jié)要點(diǎn)：

1.1 通信系統(tǒng)及軟件無線電

1.2 通信處理工具箱

1.3 常見應(yīng)用：調(diào)制解調(diào)，信號編解碼，同步設(shè)計(jì)

2. 圖像處理系統(tǒng)

本節(jié)以圖像處理領(lǐng)域?yàn)楸尘?，對圖像處理的MATLAB實(shí)現(xiàn)進(jìn)行介紹，對Simulink的圖像處理工具箱以及DSP Builder的相關(guān)模塊進(jìn)行介紹。

本節(jié)要點(diǎn)：

2.1 圖像處理基礎(chǔ)及常用操作

2.2 圖像處理工具箱

2.3 常見應(yīng)用：圖像分析與增強(qiáng)，圖像變換，圖像復(fù)原，圖像分割與邊緣檢測，圖像編解碼

3. 語音處理系統(tǒng)

本節(jié)以語言處理領(lǐng)域?yàn)楸尘?，介紹語音處理的基本原理及利用MATLAB進(jìn)行語音處理系統(tǒng)仿真的操作方法，對信號處理工具箱和DSP Builder中語音處理的相關(guān)模塊進(jìn)行介紹。

本節(jié)要點(diǎn)：

3.1 音頻和語音處理基礎(chǔ)及常用操作

3.2 信號處理工具箱

3.3 常見應(yīng)用：音頻編解碼，語音識(shí)別，語音分析，語音合成

1. 調(diào)制解調(diào)的Verilog和Matlab實(shí)驗(yàn)

本節(jié)和學(xué)員一起完成典型調(diào)制解調(diào)算法的Verilog及MATLAB設(shè)計(jì)與仿真，加深學(xué)員對Verilog語言及MATLAB的認(rèn)識(shí)。

本節(jié)要點(diǎn)：

1.1 調(diào)制解調(diào)算法

1.2 Verilog實(shí)現(xiàn)與仿真

1.3 MATLAB實(shí)現(xiàn)與仿真

2. 圖像邊緣檢測HIL實(shí)驗(yàn)

本節(jié)和學(xué)員一起完成圖像邊緣檢測算法的實(shí)驗(yàn)，使用DSP Builder和開發(fā)板完成HIL軟硬件協(xié)同仿真，加深學(xué)員對DSP Builder工具和FPGA實(shí)現(xiàn)的認(rèn)識(shí)。

本節(jié)要點(diǎn)：

2.1 圖像邊緣檢測算法

2.2 DSP Builder建模

2.3 HIL軟硬件協(xié)同仿真

3. 語音回聲系統(tǒng)實(shí)驗(yàn)

本節(jié)和學(xué)員一起完成一個(gè)語音回聲系統(tǒng)實(shí)驗(yàn)，使學(xué)員從感性的語音到基于FPGA的數(shù)字信號處理有一個(gè)完整的認(rèn)識(shí)。

3.1 語音回聲系統(tǒng)結(jié)構(gòu)

3.2 DSP Builder建模

3.3 HIL軟硬件協(xié)同仿真